Datos del producto:
|
Alta luz: | radio universal 357g periférico del software e310,usrp integrado e310 357g del ettus,SDR GPS del usrp |
---|
Periférico universal de la radio del software, USRP-LW E310
Descripción del producto:
El transmisor-receptor anticipado AD9361 del RF proporciona ancho de banda instantáneo hasta 56 megaciclos y las frecuencias de varias bandas a partir de 70 megaciclos a 6 gigahertz, y puede apoyar 2X2 MIMO.
El banco de filtro pre-seleccionado en la parte frontal del RF del transmite vínculo y reciba el vínculo mejora selectividad de la frecuencia.
El procesador de la banda base utiliza el microprocesador de FPGA del zynq 7020 de Xilinx, que se integra con una CPU dual-core del BRAZO.
La serie integrada USRP utiliza una distribución de Linux modificada para requisitos particulares por el marco openembedded para cubrir las necesidades específicas del uso. Se instala previamente el sistema operativo del defecto
Software de UHD y herramientas de desarrollo de tercera persona tales como radio GNU.
Característica principal:
Categoría del parámetro | Valor | Unidad | Categoría del parámetro | 数值 | 单位 |
Entrada-salida | Parametrización para la optimización del tratamiento del RF | ||||
Entrada del voltaje de DC | 5-15 | V | Gama de frecuencia | 70-6000 | Megaciclo |
Consumo de energía | 2-6 | W | De potencia de salida | >10 | dBm |
Parámetros del módulo de la conversión | Incorpore el punto de la intercepción del tercero-orden | -20 | dBm | ||
Tasa de muestreo del ADC (máximo) | 61,44 | MS/s | Figura de ruido | <>8 | DB |
Resolución del ADC | 12 | pedazos | Propiedades físicas | ||
Tasa de muestreo de DAC | 61,44 | MS/s | Tamaño | 133×26,4del ×68 | cm |
Resolución de DAC | 12 | pedazos | Peso | 375 | g |
Exactitud local de la oscilación | 2,0 | PPM |
Descripción del funcionamiento:
El transmisor-receptor AD9361 del RF anticipado proporciona ancho de banda instantáneo hasta 56 megaciclos, la gama de frecuencia cubre 70 gigahertz MHz-6, y apoya 2X2 MIMO. El banco de filtro de la preselección del RF en la parte frontal del transmite vínculo y reciba el vínculo aumenta selectividad de la frecuencia.
El procesador de la banda base utiliza Xilinx Zynq 7020 SoC para proporcionar la computación acelerada FPGA, combinada con la operación independiente apoyada por la CPU dual-core del BRAZO. USRP-LW E310 integra una gran cantidad de periférico, tales como un receptor integrado de GPS que se pueda utilizar para la conciencia de la ubicación y la sincronización de tiempo, y puertos duales del host USB que se puedan utilizar para el espacio de almacenamiento ampliado y otros dispositivos de entrada-salida. Usando el equipo disponible, los usuarios pueden rápidamente prototipo y desarrollar usos integrados.
El USRP integró series utiliza una distribución de Linux modificada para requisitos particulares por el marco de OpenEmbedded para cubrir las necesidades específicas del uso. El sistema operativo del defecto se instala previamente con el software de Driver™ del hardware de USRP (UHD) y las herramientas de desarrollo de tercera persona tales como radio GNU. E310 también apoya la tecnología de RFNoC. El marco del desarrollo de RFNoC FPGA puede realizar cálculos en tiempo real y cumplir los requisitos del tratamiento de señales de banda ancha.
Marco del sistema operativo y del desarrollo
sistema operativo | OpenEmbedded Linux (instalado previamente) |
Marco de desarrollo de programas |
UHD (instalado previamente) Radio GNU (instalada previamente) Xilinx ISE Design Suite |
Persona de Contacto: Mr. Chen
Teléfono: 18062514745