Plataforma de radio definida software universal, USRP-LW 2952, 40MHz

El USRP-LW 2952 es una plataforma software-definida de alto rendimiento, escalable de la radio (SDR) para los sistemas de comunicación inalámbricos de diseño y que despliegan de la siguiente generación. Consiste en un USRP-LW X310, dos tableros de hija de SBX-LW 40MHz RF y un OCXO.

La arquitectura de hardware de USRP-LW 2952 combina dos ranuras ampliadas del tablero de hija del ancho de banda con un ancho de banda de los hasta 40M del megaciclo a 2,2 gigahertz. Y ofrece interfaces de alta velocidad múltiples para elegir de (los puertos de PCIe, de Gigabit/10 Gigabit Ethernet), así como un Kintex-7 rico en recursos, usuario-programable FPGA. Además, el USRP-LW 2952 utiliza un conductor abierto de la interplataforma UHD de la fuente, con un gran número de marcos del desarrollo, de arquitecturas compatibles de la referencia, y de proyectos abiertos de la fuente.

Como la base de proceso digital del USRP-LW 2952 el XC7K410T FPGA proporciona conectividad de alta velocidad entre todos los componentes importantes. Incluye la parte frontal del RF, el interfaz del anfitrión, y la memoria DDR3. El defecto FPGA proporciona todo UHDs para controlar el downconversion digital y upconversion digital, frecuencia fina que adapta, y algunos otros bloques de la función de DSP. Los usuarios pueden aprovecharse del espacio de repuesto del Kintex-7 rico en recursos FPGA, más el marco del desarrollo de RFNoC apoyado por USRP, para desarrollar y para ejecutar su propio DSP que procesa los módulos.

El equipo del equipo de USRP-LW 2952 incluye: una unidad principal de USRP-LW 2952, cable del gigabit, adaptador del gigabit de SFP+, adaptador, cable de USB2.0 JTAG, raíz del cable 4 del RF del conector de SMA.

El USRP-LW 2952 ofrece una variedad de interfaces de alta velocidad para elegir de. En el panel del dispositivo, el puerto de Gigabit Ethernet es una de las maneras más simples y más de uso general de conectar. Para los usos con ancho de banda extendido y estado latente bajo, tal como estudios de PHY/MAC, el X310 proporciona un interfaz de autobús eficiente PCIe x4 para esta operación determinista. Cuando el uso utiliza la grabación o el multi-nodo de la red que procesa, el puerto de 10 gigabites es la mejor opción.

El USRP-LW 2952 incluye muchas características adicionales que ayuden a algunos otros usos inalámbricos. Por ejemplo, en el diseño de FPGA, el 1GB DDR3 en la placa madre se puede utilizar como proteger de datos y almacenamiento de datos. El GPSDO interno proporciona referencia de alta precisión de la frecuencia cuando está sincronizado al sistema de GPS con un retraso de la sincronización menos que 50ns. Permite que el usuario controle componentes externos tales como amplificadores e interruptores a través del interfaz de GPIO, entradas de la ayuda tales como disparadores del acontecimiento, y lo observa eliminan errores de señales. El USRP-LW 2952 también incluye un adaptador interno de JTAG que permita que los promotores carguen y que eliminen errores fácilmente de las nuevas imágenes de FPGA.